数字逻辑设计与VHDL描述（第2版）|高等院校通信与信息专业规划教材|徐惠民安德宁|机械工业出版社

【相关下载】
·样章试读 ·电子教案
【二手书】
本产品共有 0 册二手书出售，最低价：￥.00 [查看]

推荐图书

	新型集成电路简明手册及典... 作者:刘畅生张耀进宣宗强于建国
	Protel 99 SE教程作者:赵伟军
	FX系列PLC编程及应用(含1C... 作者:廖常初
	Protel 99SE电路设计应用... 作者:刘天旺
	三菱FX/Q系列PLC应用技术作者:龚仲华
	Simulink 4 建模及动态仿... 作者:王沫然

用户购买本书还购买了

· Verilog HDL与数字电路设计

· IGBT和IPM及其应用电路

· Dspice电路编辑程序设计

· C语言入门经典（原书第3版）

· C语言解惑

· C语言核心技术

· CMOS模拟集成电路设计(第二版)

· AltiumDesigner6.0电路设计实用...

· ALTERA FPGA/CPLD设计(基础篇)(...

· ALTERA FPGA/CPLD设计(高级篇)(...

金书共建·What's this?

[分类共建] ·所有未分类图书查看
本书当前分类：
计算机控制与仿真 > 电路设计 > 数字逻辑
计算机辅助设计与工程计算 > VHDL
我觉得本书应分到此类中：

[金书WIKI]
[ 编辑 ]当前页面使本书内容更加完善

[资源共建]
·提交本书书摘 ·提交本书相关资源

数字逻辑设计与VHDL描述（第2版）

您想读这本书吗？
作者：徐惠民安德宁	出版社：机械工业出版社
译者：	丛书名：高等院校通信与信息专业规划教材
出版日期：2004-8-1	上架日期：2005-10-8
ISBN：7111099559	页数：版次：2-1
开本：16开	装帧：
读者对象：高等院校通信专业学生

市场价：~~￥31.00~~

贵宾会员价：￥23.25
高级会员价：￥24.18
普通会员价：￥24.80

金书豆豆(What's this?)

种一个豆豆，书价我来定！

我要种一个豆豆

【您的购物车】

购买册数：


货到付款：北京、上海、天津、广州、深圳、湖北、河南、山西、陕西、山东、四川、重庆、浙江更多查看>>

| 大封面 | 封底 | 前言 | 内容简介 | 序言 | 目录 | 作者简介 | 译者简介 | 作者序 | 译者序 |

【读者评论】

内容简介
本书是为适应21世纪需要而编写的“数字逻辑设计与VHDL描述”教材。本书在保留“数字电路与逻辑设计”的系统性和完整性基础上，详细介绍了用VHDL硬件描述语言对数字电路和系统进行描述和设计的方法。全书包括数字逻辑设计基础，以CMOS为主的数字集成电路，组合电路的分析、设计和描述，时序电路的分析、设计和描述，可编程逻辑器件，数字系统的描述和设计。本书最后提供了数字逻辑电路实验和课程设计题目。全书强调基本概念和基本方法，每章都有相当数量的习题。
本书可作为高等院校通信与信息专业的教材，也可供相关技术人员培训使用。

目录
伸缩显示:

[弹出查看]

第1章  数制与编码
1．1  进位计数制
1．1．1  基数和权
1．1．2  2n进制数之间的转换
1．1．3  十进制数和2n进制数之间的转换
1．2  二-十进制编码
1．2．1  几种二-十进制编码
1．2．2  二-十进制代码的加法
1．3  格雷(Gray)码
1．4  差错检测码
1．4．1  奇偶校验码
1．4．2  五中取二码和六中取二码
1．5  习题
第2章  逻辑代数基础
2．1  基本概念
2．1．1  逻辑变量和逻辑函数
2．1．2  基本逻辑运算
2．1．3  导出逻辑运算
2．1．4  逻辑函数的表示方法
2．2  逻辑代数的定理和规则
2．2．1  逻辑代数的基本定律
2．2．2  常用公式
2．2．3  展开定理
2．2．4  逻辑代数的三个规则
2．3  逻辑函数的标准表达式
2．3．1  标准"与或"式
2．3．2  标准"或与"式
2．3．3  不完全确定的逻辑函数
2．4  逻辑函数的化简方法
2．4．1  逻辑函数式的化简目标
2．4．2  代数化简法
2．4．3  卡诺图法化简逻辑函数
2．5  习题
第3章  集成逻辑门电路
3．1  概述
3．1．1  电压电平
3．1．2  正逻辑和负逻辑
3．2  MOS晶体管
3．2．1  MOS晶体管的分类
3．2．2  MOS管的三个工作区
3．2．3  MOS管的开关时间
3．3  CMOS反相器
3．3．1  CMOS反相器的结构及工作原理
3．3．2  CMOS反相器的电压传输特性
3．3．3  CMOS反相器的功耗
3．3．4  CMOS反相器的开关时间
3．4  CMOS其他逻辑门电路
3．4．1  CMOS与非门
3．4．2  CMOS或非门
3．4．3  门的输入端数的扩展
3．4．4  缓冲门、与门及或门
3．4．5  CMOS与或非门和异或门
3．4．6  CMOS传输门
3．5  CMOS集成电路的输出结构
3．5．1  推挽输出
3．5．2  三态输出
3．5．3  漏极开路输出
3．5．4  施密特触发器
3．6  CMOS逻辑系列
3．6．1  HC和HCT系列
3．6．2  VHC和VHCT
3．6．3  FAC和FACT
3．6．4  CMOS电路使用中应注意的问题
3．7  双极型集成逻辑电路
3．7．1  晶体三极管非门
3．7．2  肖特基晶体三极管
3．8  TTL逻辑门电路
3．8．1  TTL与非门电路
3．8．2  LSTTL或非门
3．8．3  TTL系列
3．8．4  TTL电路使用中注意的问题
3．9  ECL逻辑电路
3．9．1  基本ECL电路
3．9．2  ECL系列
3．9．3  ECL电路使用中应注意的问题
3．10  逻辑门的混合逻辑符号
3．10．1  缓冲门的混合逻辑符号
3．10. 2  与门和与非门的混合逻辑符号
3．10．3  或门及或非门的混合逻辑符号
3．11  习题
第4章  组合逻辑电路
4．1  组合逻辑电路的分析
4．1．1  组合逻辑电路的分析步骤
4．1．2  分析举例
4．2  中规模组合逻辑电路
4．2．1  编码器
4．2．2  译码器
4．2．3  数据选择器
4．2．4  加法器
4．2．5  数值比较器
4．2．6  奇偶校验器
4．3  组合逻辑电路的综合
4．3．1  组合逻辑电路的综合方法
4．3．2  组合逻辑电路设计举例
4．4  组合逻辑电路中的竞争与冒险
4．4．1  冒险的分类
4．4．2  冒险的检查及消除
4．5  习题
第5章  VHDL描述组合逻辑电路
5．1  硬件描述语言VHDL
5．1．1  设计过程
5．1．2  VHDL语言的基本特点
5．2  VHDL描述的基本结构
5．2．1  实体描述
5．2．2  结构体描述
5．3  数据类型、运算符和表达式
5．3．1  枚举类型
5．3．2  数组类型
5．3．3  子类型
5．3．4  VHDL运算符
5．3．5  常量的定义
5．3．6  VHDL表达式
5．4  VHDL的库和包
5．4．1  VHDL库的种类和使用
5．4．2  程序包
5．4．3  库和程序包的引用
5．4．4  函数和过程
5．5  并行处理语句
5．5．1  并行赋值语句
5．5．2  条件赋值语句
5．5，3  选择信号赋值语句
5．6  顺序描述语句
5．6．1  PROCESS语句
5．6．2  信号和变量赋值语句
5．6．3  分支语句
5．6．4  循环语句
5．7  结构描述语句
5．7．1  部件声明语句
5．7．2  部件描述语句
5．7．3  重复部件的描述
5．8  VHDL描述组合逻辑电路
5．8．1  译码电路的描述
5．8．2  三态门的描述
5．8．3  编码器的描述
5．9  习题
第6章  集成触发器
6．1  触发器的基本特性及其记忆作用
6．2  电位型触发器
6．2．1  基本RS触发器
6．2．2  带使能端的RS触发器
6．2．3  D触发器
6．2．4  锁存器
6．3  时钟控制的集成触发器
6．3．1  主从触发器
6．3．2  T触发器
6．3．3  边沿触发器
6．4  触发器的逻辑符号
6．5  CMOS触发器
6．5．1  带使能端D触发器
6．5．2  CMOS主从D触发器
6．5．3  CMOSJK触发器
6．6  集成触发器的时间参数
6．6．1  建立时间和保持时间
6．6．2  时钟信号的时间参数
6．7  触发器的VHDL描述
6．7．1  电位型触发器的VHDL描述
6．7．2  钟控型触发器的描述
6．8  习题
第7章  时序逻辑电路的分析、设计和描述
7．1  时序电路基础
7．1．1  同步时序电路的分类和描述
7．1．2  常用时序电路
7．2  常用同步时序电路的分析
7．2．1  同步时序电路分析的步骤
7．2．2  同步计数器的分析
7．2．3  移位寄存器及其应用电路的分析
7．3  常用时序电路的设计
7．3．1  基本的设计步骤
7．3．2  同步计数器的设计
7．3．3  序列信号发生器
7．3．4  M序列发生器
7．4  异步计数器
7．4．1  异步计数器的基本形式
7．4．2  异步计数器的分析
7．5  中规模时序集成电路
7．5．1  中规模集成计数器
7．5．2  中规模计数器的应用
7．5．3  中规模移位寄存器
7．5．4  中规模移位寄存器的应用
7．5．5  时序部件的VHDL描述
7．6  一般时序电路的分析和设计
7．6．1  一般时序电路的分析
7．6．2  一般时序电路的设计
7．6．3  时序机的VHDL描述
7．7  习题
第8章  可编程逻辑器件
8．1  概述
8．1．1  专用集成电路的分类
8．1．2  PLD的基本结构
8．1．3  PLD电路的表示方法
8．1．4  PLD的分类
8．1．5  PLD的性能特点
8．2  只读存储器ROM
8．2．1  ROM的逻辑结构
8．2．2  ROM的分类
8．2．3  ROM的应用
8．3  可编程阵列逻辑(PAL)
8．3．1  PAL的基本结构
8．3．2  PAL16L8的逻辑结构图及应用
8．4  通用阵列逻辑(GAL)
8．4．1  GAL的性能特点
8．4．2  GAL的结构
8．4．3  输出逻辑宏单元OLMC
8．5  可擦除可编程的逻辑器件(EPLD)
8．5．1  MAX7000系列器件的结构
8．5．2  宏单元(MACROCELL)
8．5．3  扩展乘积项
8．5．4  PIA和I／O控制块
8．5．5  EPM7128S应用举例
8．6  复杂的可编程逻辑器件(CPLD)
8．6．1  FLEX 10K器件的结构
8．6．2  嵌入阵列块(EAB)
8．6．3  逻辑阵列块(LAB)
8．6．4  逻辑单元(LE)
8．6．5  快速通道互连
8．6．6  输入输出单元(IOE)
8．7  现场可编程门阵列(FPGA)的特点
8．7．1  FPGA的基本结构
8．7．2  FPGA的特点
8．8  习题
第9章  数字系统设计
9．1  层次化结构设计
9．1．1  设计的层次
9．1．2  系统结构的分解
9．2  自顶向下设计方法
9．2．1  自顶向下设计方法的基本设计过程
9．2．2  数字系统的基本划分
9．3  复数运算器的设计
9．3．1  设计要求
9．3．2  确定系统接口
9．3．3  系统划分
9．3．4  系统描述
9．4  习题
第10章  数字逻辑电路实验
10．1  数字逻辑电路实验的基本知识
10．1．1  数字集成电路器件简介
10．1．2  数字逻辑电路的测试
10．1．3  数字电路常见故障的查找与排除
10．1．4  实验报告的撰写
10．2  数字电路的基本实验
10．2．1  实验一  常用数字仪表的使用
10．2，2  实验二  逻辑门的电压传输特性及参数测量
10．2．3  实验三  组合逻辑电路的应用(一)
10．2．4  实验四  组合逻辑电路的应用(二)
10．2．5  实验五  触发器及移位寄存器的应用
10．2．6  实验六  MSI计数器的应用
10．3  MAX+plusII软件开发系统及其安装
10．3．1  MAX+plusII的安装
10．3．2  启动MAX+plusII
10．4  MAX+plusII设计平台的使用方法
10．4．1  设计输入
10．4．2  设计编译
10．4．3  设计验证
10．4．4  器件编程
10．5  可编程逻辑器件实验
10．5．1  EPM7128S的管脚图及主要电气参数
10．5．2  用VHDL设计PLD的实验
10．6  数字系统设计课题
10．6．1  课题一  交通灯控制器
10．6．2  课题二  三层电梯控制器
10．6．3  课题三  乒乓游戏机
10．6．4  课题四  数字频率计
10．6．5  课题五  数字锁
10．6．6  课题六  数字日历
10．6．7  课题七  数字钟
10．6．8  课题八  智能函数发生器
10．6．9  课题九  智能竞赛抢答器
10．6．10  课题十  数据采集与监测
系统
参考文献

伸缩显示:

[弹出查看]


	编辑荐语 [您可以向编辑推荐本书的亮点，采纳后奖励５－１０元优惠卷]（一个工作日内处理您的建议）

读者评论 w 查看本书所有书评

[发表您的书评，编辑将根据书评质量，予以相应的奖励]

(共0条)

关于我们 | 帮助 | 合作伙伴 | 我的帐户 | 图书馆 | 自考教材网 | 高校教材网
北京电话：010-68993821/88379639/88379641 邮箱：service@golden-book.com 传真：010-68990188
京ICP证060035号

专题 | 特价 | 书评 | 论坛 | 下载 | 新品 | 豆豆 | 鉴委会 | 共建 | 编辑博客 | 抢鲜预订 | 样章试读 | 名人签名 | 格子 | 播报

我的订单

关于配送

关于付款

售后服务

金书网