[放大封面]
|
| 【相关下载】 |
|
|
|
| 【二手书】 |
 |
本产品共有 0 册二手书出售,
最低价:¥.00 [查看] |
|
|
|
| SYSTEM VERILOG ASSERTIONS应用指南
|
|
市场价:¥39.80
贵宾会员价:¥29.85
高级会员价:¥31.04
普通会员价:¥31.84 |
|
|
|
|
|
| 货到付款:北京、上海、天津、广州、深圳、湖北、河南、山西、陕西、山东、四川、重庆、浙江 更多查看>> |
|
|
| |
大封面 |
封底 |
前言 |
内容简介 |
序言 |
目录 |
作者简介 |
译者简介 |
作者序 |
译者序 | |
|
| 【读者评论】 |
 |
|
 |
内容简介
本书的写作方式可以使工程师快速掌握System Verilog断言。第0、1和2章,可以使您充分了解基础语法和一些通用的模拟技巧。阅读完这三章,读者应该能在他们的设计/验证环境中写断言。 第3、4、5和6章是不同类型的设计的“烹饪书”。读者如果在他们自己的环境里遇到类似的设计可以参考这些章节,以这些章节作为起点开始写断言。这些章节也可以作为指导。 随书附一张光盘。本书中所有例子都可以用VCS 2005.06发行版运行,也包括运行这些例子的脚本范例。VCS是Synopsys公司的注册商标。
|
目录
伸缩显示: [弹出查看]
伸缩显示: [弹出查看] |
|