CMOS锁相环：分析和设计|（美）舒（Shu，K.L.）等编著|科学出版社

[放大封面]

【相关下载】

【二手书】
本产品共有 0 册二手书出售，最低价：￥.00 [查看]

推荐图书

	电磁干扰检测与控制1000问... 作者:董光天(K.T.TUNG)
	PADS 2007高速电路板设计(... 作者:赵光
	Allegro SPB 16高速电路板... 作者:赵光
	运算放大器应用技术手册作者:[美]Walt Jung 等
	看图学简易农用电子制作作者:刘智刘立明
	安全用电与节约用电作者:潘雪松张燕张戈芒杨国治

用户购买本书还购买了

· 分布式系统原理与范型(第2版)

· Convex and Starlike Mappings i...

· CMOS技术中的集成化学微传感系统

· C++面向对象程序设计（第2版）

· C++ 程序设计语言（特别版）

· C#设计模式

· Birth and Death Processes and ...

· Algebraic Systems of Equations...

· ADC的动态特性

· 20世纪美国戏剧名著

金书共建·What's this?

[分类共建] ·所有未分类图书查看
本书当前分类：
电工技术 > 电路 > 电路（设计）
我觉得本书应分到此类中：

[金书WIKI]
[ 编辑 ]当前页面使本书内容更加完善

[资源共建]
·提交本书书摘 ·提交本书相关资源

CMOS锁相环：分析和设计

您想读这本书吗？
作者：（美）舒（Shu，K.L.）等编著	出版社：科学出版社
译者：	丛书名：
出版日期：2007-1-1	上架日期：2007-3-5 17:37:00
ISBN：7030182500	页数：版次：1-1
开本：	装帧：胶版纸

市场价：~~￥34.00~~

贵宾会员价：￥25.50
高级会员价：￥25.50
普通会员价：￥25.50

金书豆豆(What's this?)

种一个豆豆，书价我来定！

我要种一个豆豆

【您的购物车】

购买册数：


货到付款：北京、上海、天津、广州、深圳、湖北、河南、山西、陕西、山东、四川、重庆、浙江更多查看>>

[暂时缺货，正在进货您可以在此处进行缺货登记,到货后我们会及时通知您！]

| 大封面 | 封底 | 前言 | 内容简介 | 序言 | 目录 | 作者简介 | 译者简介 | 作者序 | 译者序 |

【读者评论】

内容简介
本书是一本关于小型sigma-delta频率综合器方面的优秀著作。作者分别从系统级和电路级对频率综合器的设计进行了阐述。主要创新点在低功耗高速分频器和减少芯片面积的环路滤波器的电容设计上。该书涉及PLL的基础问题，内容全面翔实，由浅入深，对PLL的关键问题提出了解决方案。

目录
伸缩显示:

[弹出查看]

Preface
List of Acronyms and Symbols
1 Introduction
　1.1 MOTIVATION
　1.2 SUMMARY OF BOOK
　1.3 BOOK ORGANIZATION
　REFERENCES
2 Frequency Synthesizer for Wireless Applications
　2.1 DEFINITION AND CHARACTERISTICS
　2.2 PHASE NOISE AND TIMING JITTER
　　2.2.1 Phase noise and spurious tone
　　2.2.2 Timing jitter
　2.3 IMPLEMENTATION OF FREQUENCY SYNTHESIZER
　　2.3.1 Direct analog frequency synthesizer
　　2.3.2 Direct digital frequency synthesizer
　　2.3.3 PLL-based frequency synthesizer
　　2.3.4 DLL-based frequency synthesizer ~...
　　2.3.5 Hybrid frequency synthesizer :.
　　2.3.6 Summary and comparison of synthesizers
　2.4 FREQUENCY SYNTHESIZER FOR WIRELESS TRANSCEIVERS
　2.5 OTHER APPLICATIONS OF PLL AND FREQUENCY SYNTHESIZER
　REFERENCES
3 PLL Frequency Synthesizer
　3.1 PLL FREQUENCY SYNTHESIZER BASICS
　　3.1.1 Basic building blocks of charge-pump PLL
　　3.1.2 Continuous-time linear phase analysis
　　3.1.3 Locking time
　　3.1.4 Tracking and acquisition
　3.2 FAST-LOCKING TECHNIQUES
　　3.2.1 Bandwidth gear-shifting
　　3.2.2 VCO pre-tuning
　3.3 DISCRETE-TIME ANALYSIS AND NONLINEAR MODELING
　　3.3.1 z-domain transfer function and stability analysis
　　3.3.2 Nonlinear dynamic behavior modeling
　3.4 DESIGN EXAMPLE: 2.4GHZ INTEGER-N PLL FOR BLUETOOTH
　REFERENCES
4 ∑△ FractionaI-N PLL Synthesizer
　4.1 ∑△ FRACTIONAL-N FREQUENCY SYNTHESIZER
　　4.1.1 ∑△ quantization noise to phase noise mapping
　　4.1.2 ∑△ quantization noise to timing jitter mapping
　4.2 A COMPARATIVE STUDY OF DIGITAL ∑△ MODULATORS
　　4.2.1 Design considerations
　　4.2.2 Four types of digital ∑△ modulators
　　4.2.3 Summary of comparative study
　4.3 OTHER APPLICATIONS OF EA-PLL
　　4.3.1 Direct digital modulation
　　4.3.2 Frequency-to-digital conversion
　4.4 MODELING AND SIMULATION OF ∑△-PLL
　4.5 DESIGN EXAMPLE: 900MHz ∑△-PLL FOR GSM
　REFERENCES
5 Enhanced Phase Switching Prescaler
　5.1 PRESCALERARCHITECTURE
　　5.1.1 Conventional prescaler
　　5.1.2 Phase switching prescaler
　　5.1.3 Injection-locked prescaler
　　5.1.4 Summary and comparison of prescalers
　5.2 ENHANCED PHASE-SWITCHING PRESCALER
　5.3 CIRCUIT DESIGN AND SIMULATION RESULTS
　　5.3.1 Eight 45~-spaced phases generation
　　5.3.2 8-to-1 multiplexer
　　5.3.3 Switching control circuit
　　5.3.4 Asynchronous frequency divider
　5.4 DELAY BUDGET IN THE SWITCHING CONTROL LOOP
　5.5 SPURS DUE TO NONIDEAL 45 PHASE SPACING
　REFERENCES
6 Loop Filter With Capacitance Multiplier
　6.1 LOOP FILTER ARCHITECTURE
　　6.1.1 Passive loop filter
　　6.1.2 Dual-path loop filter
　　6.1.3 Sample-reset loop filter
　　6.1.4 Other loop filter architectures
　　6.1.5 Summary and comparison of loop filters
　6.2 LOOP FILTER AND CHARGE-PUMP NOISE MAPPING
　6.3 LOOP FILTER WITH CAPACITANCE MULTIPLIER
　　6.3.1 Third-order passive loop filter
　　6.3.2 Capacitance multiplier
　　6.3.3 Simulation of loop filter with capacitance multiplier
　　6.3.4 Noise consideration
　REFERENCES
7 Other Building Blocks of PLL
　7.1 VCO
　　7.1.1 LC-VCO
　　7.1.2 Varactor
　　7.1.3 Inductor
　　7.1.4 VCOphase noise
　　7.1.5 Layout
　7.2 PHASE-FREQUENCY DETECTOR
　　7.3 CHARGE-PUMP
　　7.3.1 Reference spur
　　7.3.2 Charge pump architectures
　7.4 PROGRAMMABLE DIVIDER
　7.5 DIGITAL MODULATOR
　7.6 CHIP LAYOUT
　REFERENCES
8 Prototype Measurement Results
　8.1 PRESCALER MEASUREMENT
　8.2 LOOP FILTER MEASUREMENT
　8.3 PLL MEASUREMENT
　REFERENCES
9 Conclusions
Appendix
Index

伸缩显示:

[弹出查看]


	编辑荐语 [您可以向编辑推荐本书的亮点，采纳后奖励５－１０元优惠卷]（一个工作日内处理您的建议）

读者评论 w 查看本书所有书评

[发表您的书评，编辑将根据书评质量，予以相应的奖励]

(共0条)

关于我们 | 帮助 | 合作伙伴 | 我的帐户 | 图书馆 | 自考教材网 | 高校教材网
北京电话：010-68993821/88379639/88379641 邮箱：service@golden-book.com 传真：010-68990188
京ICP证060035号

专题 | 特价 | 书评 | 论坛 | 下载 | 新品 | 豆豆 | 鉴委会 | 共建 | 编辑博客 | 抢鲜预订 | 样章试读 | 名人签名 | 格子 | 播报

我的订单

关于配送

关于付款

售后服务

金书网