0
首页 > 图书详情

综合与时序分析的设计约束:Synopsys设计约束(SDC)实用指南

  • 普通会员价:¥47.20
  • 高级会员价:¥46.00
  • 贵宾会员价:¥44.30
定价:¥59.00
  • I S B N :978-7-111-58894-8
  • 条码书号:9787111588948
  • 上架日期:2018/1/30
  • 出版日期:2018/2/5
  • 版       次:1-1
  • 出 版 社:机械工业出版社
  • 原出版社:Springer-Verlag
  • 丛 书 名: 电子与嵌入式系统设计译丛
  • 页     数:174    
  • 读者评论(查看)
  • 总浏览(1)次
  • 本月访问(1)次
  • 今日访问(1)次
  • 我要买:
详情描述

内容简介

本书为集成电路时序约束设计的指南,指导读者通过指定的时序要求,充分发挥IC设计的性能。本书内容包括受时序约束的关键环节的设计流程、综合时序分析、静态时序分析和布局布线等。本书首先详细讲解时序要求的概念,然后详细解释如何将其应用于设计流程中的特定阶段,后通过实践介绍在Synopsys约束设计下(SDC)业界领先约束的格式。

目       录

【查看更多】

前       言

前  言在当今的深亚微米世界中,对于设计人员而言,时序已经成为开发专用集成电路(ASIC)或片上系统(So..

【查看更多】

编辑荐语

我要评价

发表您的评论(温馨提示:要登录后才可以提交评论内容哦)

  • 评论级别:
  • 五星
  • 四星
  • 三星
  • 两星
  • 一星
  • 评论内容:
本书相关资源下载
最近浏览